


Εργαστηριακές Ασκήσεις

ΕΡΓΑΣΤΗΡΙΟΥ ΨΗΦΙΑΚΩΝ ΣΥΣΤΗΜΑΤΩΝ


ΠΕΜΠΤΗ ΣΕΙΡΑ ΑΣΚΗΣΕΩΝ (ΕΑ5)

5. Μετατροπή σειριακού σήματος 1 bit σε παράλληλο 4 bit

Το παρακάτω κύκλωμα είναι ένας μετατροπέας σειριακού σήματος 1 bit σε παράλληλο 4 bit. Αποτελείται από 4 flip flop, έναν καταχωρητή 4 bit και έναν μετρητή. Τα flip-flops (7474) βρίσκονται σε συνδεσμολογία καταχωρητή ολίσθησης. Ο καταχωρητής των 4 bit υλοποιείται με τη χρήση ενός μετρητή με δυνατότητα παράλληλης φόρτωσης (74191). Ο μετρητής (74193) φροντίζει για την φόρτωση του καταχωρητή ανά 4 παλμούς ρολογιού.



Το σήμα ασύγχρονης φόρτωσης του μετρητή-καταχωρητή είναι ενεργό χαμηλά. Για αυτό το λόγο επιλέγεται η μέτρηση των τεσσάρων παλμών να ξεκινήσει φορτώνοντας την τιμή 0100 στον μετρητή. Ταυτόχρονα, η έξοδος Qc του μετρητή χρησιμοποιείται και για τους δύο μετρητές ως σήμα ασύγχρονης φόρτωσης. Επομένως, όταν η μέτρηση φτάσει στη τιμή 1000 παράγεται στο Qc ένας παλμός φόρτωσης πολύ μικρής διάρκειας (στο σχήμα που ακολουθεί φαίνεται σε αντιπαράθεση με ένα σήμα ρολογιού συχνότητας 1MHz).



Χρησιμοποιήστε ένα διακόπτη δύο θέσεων ως είσοδο των σειριακών δεδομένων, τον διακόπτη με επαναφορά ως είσοδο ρολογιού, δύο φωτοδιόδους για ένδειξη των δύο λιγότερο σημαντικών ψηφίων του μετρητή και τον ενδείκτη 7 τμημάτων για την τιμή του καταχωρητή.